ep点穿孔技术是什么意思

❶ 璐寸墖浜屾瀬绠″嵃瀛桬P,灏佽呭舰寮忔槸浠涔

銆銆褰㈠纺锛
銆銆DIP灏佽

銆銆70骞翠唬娴佽岀殑鏄鍙屽垪鐩存彃灏佽咃纴绠绉瘅IP(Dual In-line Package)銆侱IP灏佽呯粨鏋勫叿链変互涓嬬壒镣:
銆銆1.阃傚悎PCB镄勭┛瀛斿畨瑁;
銆銆2.姣擳O鍨嫔皝瑁(锲1)鏄扑簬瀵笔CB甯幂嚎;
銆銆3.镎崭綔鏂逛究銆
銆銆DIP灏佽呯粨鏋勫舰寮忔湁:澶氩眰闄剁摲鍙屽垪鐩存彃寮廌IP锛屽崟灞傞櫠鐡峰弻鍒楃洿鎻掑纺DIP锛屽紩绾挎嗘灦寮廌IP(钖鐜荤拑闄剁摲灏佹帴寮忥纴濉戞枡鍖呭皝缁撴瀯寮忥纴闄剁摲浣庣啍鐜荤拑灏佽呭纺)锛屽傚浘2镓绀恒
銆銆琛￠噺涓涓鑺鐗囧皝瑁呮妧链鍏堣繘涓庡惁镄勯吨瑕佹寚镙囨槸鑺鐗囬溃绉涓庡皝瑁呴溃绉涔嬫瘆锛岃繖涓姣斿艰秺鎺ヨ繎1瓒婂ソ銆备互閲囩敤40镙笽/O寮曡剼濉戞枡鍖呭皝鍙屽垪鐩存彃寮忓皝瑁(PDIP)镄凛PU涓轰緥锛屽叾鑺鐗囬溃绉/灏佽呴溃绉=3脳3/15.24脳50=1锛86,绂1鐩稿樊寰堣繙銆备笉宸鐗╀箮闅剧湅鍑猴纴杩欑嶅皝瑁呭昂瀵歌繙姣旇姱鐗囧ぇ锛岃存槑灏佽呮晥鐜囧緢浣庯纴鍗犲幓浜嗗緢澶氭湁鏁埚畨瑁呴溃铓傚嚡绉銆
銆銆Intel鍏鍙歌繖链熼棿镄凛PU濡8086銆80286閮介噰鐢≒DIP灏佽呫
銆銆鑺鐗囱浇浣揿皝瑁

銆銆80骞翠唬鍑虹幇浜呜姱鐗囱浇浣揿皝瑁咃纴鍏朵腑链夐櫠鐡锋棤寮旷嚎鑺鐗囱浇浣揕CCC(Leadless Ceramic Chip Carrier)銆佸戞枡链夊紩绾胯姱鐗囱浇浣扬LCC(Plastic Leaded Chip Carrier)銆佸皬灏哄稿皝瑁匰OP(Small Outline Package)銆佸戞枡锲涜竟寮曞嚭镓佸钩灏佽匬QFP(Plastic Quad Flat Package)锛屽皝瑁呯粨鏋勫舰寮忓傚浘3銆佸浘4鍜屽浘5镓绀恒
銆銆浠0.5mm铹婂尯涓蹇冭窛锛208镙笽/O寮曡剼镄凲FP灏佽呯殑CPU涓轰緥锛屽栧舰灏哄28脳28mm锛岃姱鐗囧昂瀵10脳10mm锛屽垯鑺鐗囬溃绉/灏佽呴溃绉=10脳10/28脳28=1锛7.8锛岀敱姝ゅ彲瑙丵FP姣挤IP镄勫皝瑁呭昂瀵稿ぇ澶у噺灏忋俀FP镄勭壒镣规槸:
銆銆1.阃傚悎鐢⊿MT琛ㄩ溃瀹夎呮妧链鍦≒CB涓婂畨瑁呭竷绾;
銆銆2.灏佽呭栧舰灏哄稿皬锛屽瘎鐢熷弬鏁板噺灏忥纴阃傚悎楂橀戝簲鐢;
銆銆3.镎崭綔鏂逛究;
銆銆4.鍙闱犳ч珮銆
銆銆鍦ㄨ繖链熼棿锛孖ntel鍏鍙哥殑CPU锛屽Intel 80386灏遍噰鐢ㄥ戞枡锲涜竟寮曞嚭镓佸钩灏佽匬QFP銆
銆銆BGA灏佽

銆銆90骞翠唬闅忕潃闆嗘垚鎶链镄勮繘姝ャ佽惧囩殑鏀硅繘鍜屾繁浜氩井绫虫妧链镄勪娇鐢锛孡SI銆乂LSI銆乁LSI鐩哥户鍑虹幇锛岀呭崟鑺鐗囬泦鎴愬害涓嶆柇鎻愰珮锛屽归泦鎴愮数璺灏佽呰佹眰镟村姞涓ユ牸锛孖/O寮曡剼鏁版ュ墽澧炲姞锛屽姛钥椾篃闅忎箣澧炲ぇ銆备负婊¤冻鍙戝𪾢镄勯渶瑕侊纴鍦ㄥ师链夊皝瑁呭搧绉嶅熀纭涓婏纴鍙埚炴坊浜嗘柊镄勫搧绉嵝斺旂悆镙呴樀鍒楀皝瑁咃纴绠绉痫GA(Ball Grid Array Package)銆
銆銆BGA涓鍑虹幇渚挎垚涓篊PU銆佸崡鍖楁ˉ绛塚LSI鑺鐗囩殑楂桦瘑搴︺侀珮镐ц兘銆佸氩姛鑳藉强楂业/O寮曡剼灏佽呯殑链浣抽夋嫨銆傚叾鐗圭偣链:
銆銆1.I/O寮曡剼鏁拌槠铹跺炲氾纴浣嗗紩鑴氶棿璺濊繙澶т簬QFP锛屼粠钥屾彁楂树简缁勮呮垚鍝佺巼;
銆銆2.铏界劧瀹幂殑锷熻楀炲姞锛屼絾BGA鑳界敤鍙鎺у岄櫡鑺鐗囨硶铹婃帴锛岀亩绉癈4铹婃帴锛屼粠钥屽彲浠ユ敼锽勫畠镄勭数鐑镐ц兘:
銆銆3.铡氩害姣拧FP鍑忓皯1/2浠ヤ笂锛岄吨閲忓噺杞3/4浠ヤ笂;
銆銆4.瀵勭敓鍙傛暟鍑忓皬锛屼俊鍙蜂紶杈揿欢杩熷皬锛屼娇鐢ㄩ戠巼澶уぇ鎻愰珮;
銆銆5.缁勮呭彲鐢ㄥ叡闱㈢剨鎺ワ纴鍙闱犳ч珮;
銆銆6.BGA灏佽呬粛涓嶲FP銆丳GA涓镙凤纴鍗犵敤锘烘澘闱㈢Н杩囧ぇ;
銆銆Intel鍏鍙稿硅繖绉嶉泦鎴愬害寰堥珮(鍗曡姱鐗囬噷杈300涓囧彧浠ヤ笂鏅朵綋绠)锛屽姛钥楀緢澶х殑CPU鑺鐗囷纴濡侾entium銆丳entium Pro銆丳entium 鈪￠噰鐢ㄩ櫠鐡烽拡镙呴樀鍒楀皝瑁匔PGA鍜岄櫠鐡风悆镙呴樀鍒楀皝瑁匔BGA锛屽苟鍦ㄥ栧３涓婂畨瑁呭井鍨嬫帓椋庢墖鏁ｇ儹锛屼粠钥岃揪鍒扮数璺镄勭ǔ瀹氩彲闱犲伐浣溿
銆銆闱㈠悜链𨱒ョ殑鏂扮殑灏佽呮妧链

銆銆BGA灏佽呮瘆QFP鍏堣繘锛屾洿姣摈GA濂斤纴浣嗗畠镄勮姱鐗囬溃绉/灏佽呴溃绉镄勬瘆鍊间粛寰堜绠銆
銆銆Tessera鍏鍙稿湪BGA锘虹涓婂仛浜嗘敼杩涳纴镰斿埗鍑哄彟涓绉岖О涓何糂GA镄勫皝瑁呮妧链锛屾寜0.5mm铹婂尯涓蹇冭窛锛岃姱鐗囬溃绉/灏佽呴溃绉镄勬瘆涓1:4锛屾瘆BGA鍓嶈繘浜嗕竴澶фャ
銆銆1994骞9链堟棩链涓夎櫄鎭夎彵鐢垫皵镰旂┒鍑轰竴绉嶈姱鐗囬溃绉/灏佽呴溃绉=1:1.1镄勫皝瑁呯粨鏋勶纴鍏跺皝瑁呭栧舰灏哄稿彧姣旇８鑺鐗囧ぇ涓镣圭偣銆备篃灏辨槸璇达纴鍗曚釜IC鑺鐗链夊氩ぇ锛屽皝瑁呭昂瀵稿氨链夊氩ぇ锛屼粠钥岃癁鐢熶简涓绉嶆柊镄勫皝瑁呭舰寮忥纴锻藉悕涓鸿姱鐗囧昂瀵稿皝瑁咃纴绠绉癈SP(Chip Size Package鎴朇hip Scale Package)銆CSP灏佽鍏锋湁浠ヤ笅鐗圭偣:
銆銆1.婊¤冻浜哃SI鑺鐗囧紩鍑鸿剼涓嶆柇澧炲姞镄勯渶瑕;
銆銆2.瑙ｅ喅浜咺C瑁歌姱鐗囦笉鑳借繘琛屼氦娴佸弬鏁版祴璇曞拰钥佸寲绛涢夌殑闂棰;
銆銆3.灏佽呴溃绉缂╁皬鍒痫GA镄1/4镊1/10锛屽欢杩熸椂闂寸缉灏忓埌鏋佺煭銆
銆銆镟炬湁浜烘兂锛屽綋鍗曡姱鐗囦竴镞惰缮杈句笉鍒板氱嶈姱鐗囩殑闆嗘垚搴︽椂锛岃兘钖﹀皢楂橀泦鎴愬害銆侀珮镐ц兘銆侀珮鍙闱犵殑CSP鑺鐗(鐢↙SI鎴朓C)鍜屼笓鐢ㄩ泦鎴愮数璺鑺鐗(ASIC)鍦ㄩ珮瀵嗗害澶氩眰浜掕仈锘烘澘涓婄敤琛ㄩ溃瀹夎呮妧链(SMT)缁勮呮垚涓哄氱嶅氭牱鐢靛瓙缁勪欢銆佸瓙绯荤粺鎴栫郴缁熴傜敱杩欑嶆兂娉曚骇鐢熷嚭澶氲姱鐗囩粍浠祃CM(Multi Chip Model)銆傚畠灏嗗圭幇浠ｅ寲镄勮＄畻链恒佽嚜锷ㄥ寲銆侀氲涓氱瓑棰嗗烟浜х敓閲嶅ぇ褰卞搷銆侻CM镄勭壒镣规湁:
銆銆1.灏佽呭欢杩熸椂闂寸缉灏忥纴鏄扑簬瀹炵幇缁勪欢楂橀熷寲;
銆銆2.缂╁皬鏁存満/缁勪欢灏佽呭昂瀵稿拰閲嶉噺锛屼竴鑸浣撶Н鍑忓皬1/4锛岄吨閲忓噺杞1/3;
銆銆3.鍙闱犳уぇ澶ф彁楂樸
銆銆闅忕潃LSI璁捐℃妧链鍜屽伐镩虹殑杩涙ュ强娣变筜寰绫虫妧链鍜屽井缁嗗寲缂灏忚姱鐗灏哄哥瓑鎶链镄勪娇鐢锛屼汉浠浜х敓浜嗗皢澶氢釜LSI鑺鐗囩粍瑁呭湪涓涓绮惧瘑澶氩眰甯幂嚎镄勫栧３鍐呭舰鎴怣CM浜у搧镄勬兂娉曘傝繘涓姝ュ张浜х敓鍙︿竴绉嶆兂娉:鎶婂氱嶈姱鐗囩殑鐢佃矾闆嗘垚鍦ㄤ竴涓澶у浑鐗囦笂锛屼粠钥屽张瀵艰嚧浜嗗皝瑁呯敱鍗曚釜灏忚姱鐗囩骇杞钖戠呭浑鐗囩骇(wafer level)灏佽呯殑鍙橀潻锛岀敱姝ゅ紩鍑虹郴缁熺骇鑺鐗嘢OC(System On Chip)鍜岀数鑴戠骇鑺鐗嘝COC(PC On Chip)銆
銆銆闅忕潃CPU鍜屽叾浠朥LSI鐢佃矾镄勮繘姝ワ纴闆嗘垚鐢佃矾镄勫皝瑁呭舰寮忎篃灏嗘湁鐩稿簲镄勫彂灞曪纴钥屽皝瑁呭舰寮忕殑杩涙ュ张灏嗗弽杩囨潵淇冩垚鑺鐗囨妧链钖戝墠鍙戝𪾢銆
銆銆灏佽呭舰寮忔槸鎸囧畨瑁呭崐瀵间綋闆嗘垚鐢佃矾鑺鐗囩敤镄勫栧３銆傚畠涓崭粎璧风潃瀹夎呫佸浐瀹氥佸瘑灏併佷缭鎶よ姱鐗囧强澧炲己鐢电儹镐ц兘绛夋柟闱㈢殑浣灭敤锛岃屼笖杩橀氲繃鑺鐗囦笂镄勬帴镣圭敤瀵肩嚎杩炴帴鍒板皝瑁呭栧３镄勫紩鑴氢笂锛岃繖浜涘紩鑴氩张阃氲繃鍗板埛鐢佃矾𨱒涓婄殑瀵肩嚎涓庡叾浠栧櫒浠剁浉杩炴帴銆傝閲忎竴涓鑺鐗囧皝瑁呮妧链鍏堣繘涓庡惁镄勯吨瑕佹寚镙囨槸鑺鐗囬溃绉涓庡皝瑁呴溃绉涔嬫瘆锛岃繖涓姣斿艰秺鎺ヨ繎1瓒婂ソ銆

❷ 1.2344鏄浠涔堟潗鏂

1.2344妯″叿阍㈡潗鏂欎粙缁

鎶氶‘鐗归挗1.2344

1.2344浣滀负阈濄侀攲铡嬮抠妯″叿𨱒愭枡镞忚娇锛屽簲鐢ㄦ渶涓哄箍娉涖1.2344鏄涓绉嶅己搴︾潄绌楄櫄銆侀煣镐с佽愮儹镐ц秼浜庡钩琛＄殑鐑浣沧ā鍏烽挗銆傚洜钖勫悜钖屾у寲锛屼娇鍏跺叿澶囬珮阔фх瓑鏂瑰悜镐э纴浠庤屾彁楂树简妯″叿瀵垮懡锛屾ц兘镟寸ǔ瀹氥

鎶氶‘鐗归挗1.2344妯″叿阍㈠瑰簲鐗屽彿

濂ュ湴鍒╋细W302 寰峰浗锛1.2344 镞ユ湰锛歋KD61 缇庡浗鎭夌噧锛欻13 鐟炲吀锛8407

1.2344妯″叿阍渚涘簲鐘舵

阃𨱔锛屸墹259HB

1.2344妯″叿阍㈢敤阃

阃氩父鐢ㄤ簬阈濋抠浠剁敤镄勫帇阈告ā锛岀儹鎸ゅ帇妯★纴绌垮瓟鐢ㄧ殑宸ュ叿銆佽姱妫掋佸帇链洪敾妯★绂濉戞枡鑶灭瓑锛岃缮 骞挎硾搴旂敤浜庨掴銆侀摐鍙婂叾钖堥噾镄勫帇阈告ā鍏枫

❸ 姘╁姬铹婄殑锘虹鐭ヨ瘑

锘虹鐭ヨ瘑瑙佷笅闱锛
姘╁姬铹婅殏琛鎶链鏄鍦ㄦ櫘阃氱数寮х剨镄勫师鐞嗙殑锘虹涓婏纴鍒╃敤姘╂皵瀵归噾灞炵剨𨱒愮殑淇濇姢锛岄氲繃楂樼数娴佷娇铹婃潗鍦ㄨ铹婂熀𨱒愪笂铻嶅寲娓楁媶鎴愭恫镐佸舰鎴愮啍姹狅纴浣胯铹婇噾灞炲拰铹婃潗杈惧埌鍐堕噾缁揿悎镄勪竴绉岖剨鎺ユ妧链銆
闱炵啍鍖栨癌寮х剨鏄鎸囩数寮у湪镡斿寲鏋(阃氩父涓洪捝鐢垫瀬)涓庡伐浠朵箣闂寸噧鐑э纴鍦ㄧ剨鎺ョ数寮у懆锲撮氲繃涓绉嶆俨镐ф皵浣(姘)甯哥敤锛屼笉涓庨噾灞炲彂鐢熷弽搴旓纴褰㈡垚淇濇姢濂楃★纴浣块捝鏋併佺数寮у拰镡旀睁涓庨搧姘翠笉𨱌撮湶浜庣┖姘斾腑锛屽彲阒叉㈡湁瀹充笡鐗╂灒姘斾綋镄勬哀鍖栧惛鏀躲