数据访问命中率是多少

⑴ 计算机组成原理命中率怎么算

h＝命中率;Ta＝平均访问时间；e＝效率;
Tm＝主存周期；Tc＝Cache访问时间;
e=Tc/Ta=0.85
Ta=h*Tc＋(1-h)Tm=60ns
Tm=4Tc
解得：Tc=51ns; Tm=204ns; h=16/17;

⑵ cache的命中率是多少cpu访问内存的平均时间是多少

1. 简单点说ram的数据吞吐能力与cpu处理数据不能有效协同，所以为了解决这个需要各级高速缓存（cache）
2. 三者之间联系：
高速缓冲存储器（Cache）实际上是为了把由DRAM组成的大容量内存储器都看做是高速存储器而设置的小容量局部存储器，一般由高速SRAM构成。这种局部存储器是面向CPU的，引入它是为减小或消除CPU与内存之间的速度差异对系统性能带来的影响。Cache 通常保存着一份内存储器中部分内容的副本（拷贝），该内容副本是最近曾被CPU使用过的数据和程序代码。Cache的有效性是利用了程序对存储器的访问在时间上和空间上所具有的局部区域性，即对大多数程序来说，在某个时间片内会集中重复地访问某一个特定的区域。如PUSH/POP指令的操作都是在栈顶顺序执行，变量会重复使用，以及子程序会反复调用等，就是这种局部区域性的实际例证。因此，如果针对某个特定的时间片，用连接在局部总线上的Cache代替低速大容量的内存储器，作为CPU集中重复访问的区域，系统的性能就会明显提高。
系统开机或复位时，Cache 中无任何内容。当CPU送出一组地址去访问内存储器时，访问的存储器的内容才被同时“拷贝”到Cache中。此后，每当CPU访问存储器时，Cache 控制器要检查CPU送出的地址，判断CPU要访问的地址单元是否在Cache 中。若在，称为Cache 命中，CPU可用极快的速度对它进行读/写操作；若不在，则称为Cache未命中，这时就需要从内存中访问，并把与本次访问相邻近的存储区内容复制到Cache 中。未命中时对内存访问可能比访问无Cache 的内存要插入更多的等待周期，反而会降低系统的效率。而程序中的调用和跳转等指令，会造成非区域性操作，则会使命中率降低。因此，提高命中率是Cache 设计的主要目标。
释义：
1.RAM
随机存取存储器（random access memory，RAM）又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存（内存）。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。
存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储单元的工作原理，随机存储器又分为静态随机存储器（英文：Static RAM，SRAM）和动态随机存储器（英文Dynamic RAM，DRAM）。
2.Cache
高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。
高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多， 接近于CPU的速度。在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。
高速缓冲存储器最重要的技术指标是它的命中率。

⑶ 数据库缓存命中率的问题

应该是有前提的吧？执行这两句之前肯定还单独执行了其中的一句。因为语句在第一次执行以后才会被缓存，其中一个执行过一次，而另一个是第一次执行。因为只有一个语句命中了缓存，所以命中率是50%。

如果任何语句都没有执行过，缓存命中率可以说是0%，因为没有命中任何缓存嘛。

⑷ 关于Cache命中率

这些你要先了解
1.指令的读取首先访问cache,cache没有的话再访问主存
2.指令的访存总时间=指令访存cache的总时间+指令访存主存的总时间
3.
指令访存cache的总时间=指令取出cache的时间+数据取出cache的时间
指令访存主存的总时间=指令取出主存的时间+数据取出主存的时间
4.每条指令的平均访存时间
=每条指令的平均取指令时间+每条指令的平均取数据时间
=(每条指令平均取出cache的时间+每条指令平均取出主存的时间)
+(每条指令数据平均取出cache时间+每条指令数据平均取出主存的时间)

如果还不明白,就不要考了

⑸ 高速缓冲存储器的读取命中率

CPU在Cache中找到有用的数据被称为命中，当Cache中没有CPU所需的数据时（这时称为未命中），CPU才访问内存。从理论上讲，在一颗拥有2级Cache的CPU中，读取L1Cache的命中率为80%。也就是说CPU从L1Cache中找到的有用数据占数据总量的80%，剩下的20%从L2Cache读取。由于不能准确预测将要执行的数据，读取L2的命中率也在80%左右（从L2读到有用的数据占总数据的16%）。那么还有的数据就不得不从内存调用，但这已经是一个相当小的比例了。在一些高端领域的CPU中，我们常听到L3Cache，它是为读取L2Cache后未命中的数据设计的—种Cache，在拥有L3Cache的CPU中，只有约5%的数据需要从内存中调用，这进一步提高了CPU的效率。
为了保证CPU访问时有较高的命中率，Cache中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”（LRU算法），它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器，LRU算法是把命中行的计数器清零，其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。这是一种高效、科学的算法，其计数器清零过程可以把一些频繁调用后再不需要的数据淘汰出Cache，提高Cache的利用率。
Cache的替换算法对命中率的影响。 当新的主存块需要调入Cache并且它的可用空间位置又被占满时，需要替换掉Cache的数据，这就产生了替换策略（算法）问题。根据程序局部性规律可知：程序在运行中，总是频繁地使用那些最近被使用过的指令和数据。这就提供了替换策略的理论依据。 替换算法目标就是使Cache获得最高的命中率。Cache替换算法是影响代理缓存系统性能的一个重要因素，一个好的Cache替换算法可以产生较高的命中率。常用算法如下：
（1）随机法（RAND法） 随机替换算法就是用随机数发生器产生一个要替换的块号，将该块替换出去，此算法简单、易于实现，而且它不考虑Cache块过去、现在及将来的使用情况，但是没有利用上层存储器使用的“历史信息”、没有根据访存的局部性原理，故不能提高Cache的命中率，命中率较低。
（2）先进先出法（FIFO法） 先进先出（First-In-First-Out，FIFO）算法。就是将最先进入Cache的信息块替换出去。FIFO算法按调入Cache的先后决定淘汰的顺序，选择最早调入Cache的字块进行替换，它不需要记录各字块的使用情况，比较容易实现，系统开销小，其缺点是可能会把一些需要经常使用的程序块（如循环程序）也作为最早进入Cache的块替换掉，而且没有根据访存的局部性原理，故不能提高Cache的命中率。因为最早调入的信息可能以后还要用到，或者经常要用到，如循环程序。此法简单、方便，利用了主存的“历史信息”， 但并不能说最先进入的就不经常使用，其缺点是不能正确反映程序局部性原理，命中率不高，可能出现一种异常现象。
（3）近期最少使用法（LRU法） 近期最少使用（Least Recently Used，LRU）算法。这种方法是将近期最少使用的Cache中的信息块替换出去。该算法较先进先出算法要好一些。但此法也不能保证过去不常用将来也不常用。 LRU法是依据各块使用的情况，总是选择那个最近最少使用的块被替换。这种方法虽然比较好地反映了程序局部性规律，但是这种替换方法需要随时记录Cache中各块的使用情况，以便确定哪个块是近期最少使用的块。LRU算法相对合理，但实现起来比较复杂，系统开销较大。通常需要对每一块设置一个称为计数器的硬件或软件模块，用以记录其被使用的情况。

⑹ CDN命中率的指标是多少流量命中率和请求命中率一般指标是多少

CDN命中率是指用户访问的时候，命中缓存的概率。
用户访问一个使用了CDN的域名，请求会被解析到CDN节点。此时：
如果该CDN节点上如果已经缓存了用户要请求的内容，则直接返回。（这样就算命中缓存）
如果该CDN节点上没有缓存相应的内容，则会立即去源站获取，然后再返回给访问者，同时把内容缓存在该节点上。（这样就没有命中缓存）

综上，缓存的命中率越高，就说明回源的次数越少，这样，加速效果也就越好。

⑺ 对一个将页表放在内存中的分页系统： (1) 如果访问内存需要0.2μs，有效访问时间为多少

分页系统要访问两次：

1、第一次要访问页表，将页号换成页地址，并与偏移量相加，得出实际地址。

2、第二次要访问实际的地址的，所以所用时间是0.4μs，如果有快表，命中率为90%，则访问时间为0.2*90%+0.4*10%=0.18+0.04=0.22μs。

尽管在整个运行过程中程序引用的不同页面总数（也就是虚拟内存大小）可能超出物理存储器（DRAM）总大小，但是程序常常在较小的活动页面（active page）上活动，这个集合叫作工作集（working set）或常驻集（resident set）。在工作集被缓存后，对它的反复调用将使程序命中提高，从而提高性能。

(7)数据访问命中率是多少扩展阅读：

分页系统的时间计算：

辅助存储器会用分页的方式将文件存在经过平均分配大小的页上，等到随机存取存储器需要使用时再写回。如果在随机存取存储器释放数据过后还需要更新数据，系统必须将数据先写回后更新，再存入辅助存储器中。高性能的系统需要在替换随机存取存储器上的数据时消耗较少的时间，所以一般的系统会采取最近最少使用算法（LFU）来达到较高的效果。

⑻ 程序a和b的数据访问命中率各是多少

72÷12＝6＝2×3a，b各是12×2＝2412×3＝36

⑼ 我想问下缓存的命中率是什么意思求答案

命中率=从缓存中读取数据的次数/所有访问数据次数(磁盘读取次数+缓存读取次数)
命中率定义理解为：
命中率＝命中数/(命中数＋没有命中数)
终端用户访问服务器时，如果该服务器有缓存住了要被访问的数据时就叫做命中，如果没有的话需要回原服务器取，就是没有命中。取数据的过程与用户访问是同步进行的，所以即使是重新取的新数据，用户也不会感觉到有延时
当客户机访问相同的游戏数据时，这时候游戏缓存才起到作用，一般缓存会把最近访问比较多的游戏资源加到缓存中去，网吧客户机访问的游戏数据如果都是同一个游戏这时候命中率才会越高要达到100%是理想情况下，一般能达到70%-90%都算不错了。

⑽ 什么叫缓存命中率

其中很多人谈到了缓存命中率的问题，应用缓存的命中率取决于很多的因素：

1、应用场景
是OLTP还是OLAP应用，即使是OLTP，也要看访问的频度，一个极少被访问到的缓存等于没有什么效果。一般来说，互联网网站是非常适合缓存应用的场景。

2、缓存的粒度
毫无疑问，缓存的粒度越小，命中率就越高，对象缓存是目前缓存粒度最小的，因此被命中的几率更高。举个例子来说吧：你访问当前这个页面，浏览帖子，那么对于ORM来说，需要发送n条SQL，取各自帖子user的对象。很显然，如果这个user在其他帖子里面也跟贴了，那么在访问那个帖子的时候，就可以直接从缓存里面取这个user对象了。

3、架构的设计
架构的设计对于缓存命中率也有至关重要的影响。例如你应该如何去尽量避免缓存失效的问题，如何尽量提供频繁访问数据的缓存问题，这些都是考验架构师水平的地方。再举个例子来说，对于论坛，需要记录每个topic的浏览次数，所以每次有人访问这个topic，那么topic表就要update一次，这意味着什么呢？对于topic的对象缓存是无效的，每次访问都要更新缓存。那么可以想一些办法，例如增加一个中间变量记录点击次数，每累计一定的点击，才更新一次数据库，从而减低缓存失效的频率。

4、缓存的容量和缓存的有效期
缓存太小，造成频繁的LRU，也会降低命中率，缓存的有效期太短也会造成缓存命中率下降。

所以缓存命中率问题不能一概而论，一定说命中率很低或者命中率很高。但是如果你对于缓存的掌握很精通，有意识的去调整应用的架构，去分解缓存的粒度，总是会带来很高的命中率的。

这里我可以举一个实际的案例，JavaEye2.0网站在使用对象缓存之前，通过MySQL的监控工具进行观察，在连续24小时的平均每秒发送SQL条数超过了200条，在使用对象缓存之后，连续24小时的平均每秒发送SQL条数下降到了120条左右，几乎下降了一半。

考虑到很多SQL都是分页语句，关联查询，条件查询，集合操作，都是不能被缓存的SQL，而真正能够被缓存的SQL只有根据主键查询对象和对象关联对象的查询。所以真正能够被缓存的SQL估计最多占所有SQL的60%。所以换算下来，应用缓存的命中率之高，已经相当惊人了。

不过这里要提醒的一点，有将近一半的SQL都被缓存，不意味着性能可以提升一倍。这是因为能够被缓存的都是按照主键查询单条记录的SQL，这些SQL本身即使发送到数据库，对数据库造成的压力也没有想象的那么大。真正对数据库造成庞大压力的正是那些没有索引的大表查询，和造成了全表扫描的关联查询，这些一旦涉及到全表扫描的查询，才是性能的真正杀手。当然了，不管怎么说，通过使用对象缓存，是毫无疑问可以大幅度降低数据库的负载压力的，有效提升web应用的性能的。

关于这一点，我再给出一组数据来加深大家的印象，通过使用操作系统网络工具进行统计：

JavaEye网站web server的端口每秒数据流量是2MB；
JavaEye网站的MySQL数据库端口的每秒数据流量是1.2MB；
而网站的memcached的端口每秒的数据流量高达5MB