Ⅰ 專題：元件例化
元件例化是指在一個mole中調用了其他的mole。
例如，下圖中模塊MUXK調用了兩個MUX21A模塊u1和u2。
實現方式如下：
相信你已經看明白了。解釋如下：
1、要調用某個子模塊，直接寫上子模塊名MUX21A，後面加上實例名u1，再後面括弧內是子模塊引腳信號與當前頂層mole內信號的連接關系。
2、實例名u1，u2可以省略。
3、子模塊引腳名(.a .b .s .y)可以省略，條件是括弧內被連接的 信號排列順序 ，需要與子模塊定義時的引腳名保持一致。
4、如果連接線tmp是單根信號線，可以省略不定義。
即，簡略版的描述可以這樣：
需要注意的事項
1、雖然上面說了一些可以省略的內容，但為了保證便於調試，以及防止因省略產生歧義，強烈建議不要省略。
2、在連接兩個多位寬埠（信號線寬大於1）的時候，連接線wire必須定義，且wire線寬需與匯流排寬度一致。否則，程序會認為只連接匯流排所有信號線里的其中一根線。
例如：下圖元件例化中，用導線data連接DOUT[7..0]和B[7..0]時，必須事先定義
wire [7:0] data ;
Ⅱ eda技術課後參考答案第二章15題怎麼解答
1.EDA的英文全稱及其中文含義是什麼？
答：EDA是Electronic Design Automation，其中文含義是「電子設計自動化」。
2.什麼叫EDA技術？簡述EDA技術的發展歷程。
答：EDA技術有狹義和廣義之分，狹義EDA技術就是以大規模可編程邏輯器件為設計載體，以硬體描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程邏輯器件的開發軟體及實驗開發系統為設計工具，通過有關的開發軟體，自動完成用軟體的方式設計的電子系統到硬體系統的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯模擬，直至完成對於特定目標晶元的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成晶元的一門新技術，或稱為IES/ASIC自動設計技術。
3.簡述用EDA技術設計電路的設計流程。
答 EDA設計流程包括：設計准備、設計輸入、設計處理、設計校驗、器件編程、器件測試和設計驗證。
4.什麼叫」綜合」和」網表文件」?
答: (A)在電子設計領域中綜合的概念可以表示為：將用行為和功能層次表達的電子系統轉換為低層次的便於具體實現的模塊組合裝配的過程。(1)從自然語言轉換到 VHDL 語言演算法表示，即 自然語言綜合。(2)從演算法表示轉換到寄存器 傳輸級(RegisterTransport Level，RTL)，即從行為域到結構域的綜合，即行為綜合。(3)從 RTL 級表示轉換到邏 輯門(包括觸發器)的表示，即邏輯綜合。(4)從邏輯門表示轉換到版圖表示(ASIC 設計)，或轉換到 FPGA 的配置網表 文件，可稱為版圖綜合或結構綜合。 綜合在電子設計自動化中處於核心地位。 (B)網表文件是描述電路的連接關系的文件，一般以文本文件的形式存在。英文為 netlist file格式有cdl, spice, aucdl...等
5. 從使用的角度來講，EDA技術主要包括幾個方面的內容？這幾個方面在整個電子系統的設計中分別起什麼作用?
答: EDA技術的學習主要應掌握4個方面的內容：① 大規模可編程邏輯器件；② 硬體描述
語言；③ 軟體開發工具；④ 實驗開發系統。
6.目前流行的主流廠家的EDA的軟體工具有哪些？比較這些EDA軟體的差異。
答: （1）目前比較流行的主流廠家的EDA的軟體工具有Altera的MAX+plus II、Quartus II 、Lattice的ispEXPERT、Xilinx的Foundation Series。
（2）Max+plus II 是A1tera公司推出的一個使用非常廣泛的EDA軟體工具，它支持原理圖、VHDL和Verilog語言的文本文件，以及波形圖與EDIF等格式的文件作為設計輸入，並支持這些文件的任意混合設計。它具有門級模擬器，可以進行功能模擬和時序模擬，能夠產生精確的模擬結果。在適配之後，Max+plus II生成供時序模擬用的Edif、VHDL和Verilog 3種不同格式的網表文件。Max+plus II界面友好，使用便捷，被譽為業界最易學易用的EDA軟體，並支持主流的第三方EDA工具，支持除APEx20K系列之外的所有A1tera公司的FPGA／CPLD大規模邏輯器件。
Quartus II是A1tera公司新近推出的EDA軟體工具，其設計工具完全支持VHDL和Verilog的設計流程，其內部嵌有VHDL、Verilog邏輯綜合器。第三方的綜合工具，如Leonardo Spectrum、Synplify pro和FPGA Compiler II有著更好的綜合效果，Quartus II可以直接調用這些第三方工具，因此通常建議使用這些工具來完成VHDL/Verilog源程序的綜合。同樣，Quartus II具備模擬功能，也支持第三方的模擬工具，如Modelsim。此外，Quartus II為A1tera DSP開發包進行系統模型設計提供了集成綜合環境，它與MATLAB和DSP Builder結合可以進行基於FPGA的DSP系統開發，是DSP硬體系統實現的關鍵EDA工具。Quartus II還可與SOPC Builder結合，實現SOPC系統開發。
ispExPERT是Lattice公司的主要集成環境。通過它可以進行VHDL、Verilog及ABEL語言的設計輸入、綜合、適配、模擬和在系統下載。ispExPERT是目前流行的EDA軟體中最容易掌握的設計工具之一，它界面友好、操作方便、功能強大，並與第三方EDA工具兼容良好。
Foundation Series是Xilinx公司較成熟的集成開發EDA工具。它採用自動化的、完整的集成設計環境。Foundation項目管理器集成Xilinx實現工具，並包含了強大的書館Synopsys FPGA Express綜合系統，是業界最強大的EDA設計工具之一。
7. 簡要闡述EDA技術的發展趨勢和應用領域
答：從目前的EDA技術來看，其發展趨勢是政府重視、使用普及、應用文泛、工具多樣、
軟體功能強大。EDA的范疇包括：機械、電子、通信、航空航天、化工、礦產、生物、醫學、軍事等各個領域，都有 EDA的應用。
第二章 VHDL硬體描述語言
1、簡述實體(ENTITY)、結構體（ARCHITECTURE）與原理圖的關系。
答：結構來說 實體就是原理圖的外觀，結構體中的具體程序就是原理圖中的具體實現。
2、子程序調用與元件例化有何區別，函數與過程在具體使用上有何不同。
答：從硬體角度講，一個子程序的調用類似於一個元件模塊的例化，VHDL綜合器為子程序的每一次調用都生成一個電路邏輯塊。所不同的是，元件的例化將產生一個新的設計層次，而子程序調用只對應於當前層次的一部分。函數和過程的不同在於：函數只有一個輸出，只能通過函數體內的RETURN語句來實現，函數體內不能有信號賦值語句；而過程卻可以有不止一個輸出，而且是通過過程體內的信號賦值語句或者變數賦值語句來實現的，過程體內的RETURN語句沒有用處，因此不少過程都將其省略了。函數的調用只能通過表達式來實現，過程的調用則是通過過程調用語句來實現的。