1. CPLD和FPGA的區別，用語言和邏輯圖形設計有什麼區別
FPGA和cpld在執行硬體描述語言上沒有區別。cpld掉電不丟代碼，保密性好一些，成本也低一些，當然資源也少一些，不適合做比較大的項目。
FPGA內部有PLL這個在倍頻和相移等操作時很方便。FPGA內部有RAM可以用來做fifo等類似結構來進行數據緩沖而不消耗邏輯單元。如果用cpld做則會消耗原本就不多的邏輯單元，cpld雖然內部有flash但操作起來很麻煩，也佔用有限的邏輯資源。高端一點的FPGA還可以裝軟核，內部有dsp等資源。隨著FPGA價格降低，cpld快被淘汰了。cpld一般只是教學或做一些簡單的組合邏輯。
硬體描述語言和邏輯圖形設計有點類似於C和匯編。正如單片機編程一樣都用C，做FPGA開發也都用硬體描述語言。用邏輯圖形設計效率低很難進行大規模電路設計。硬體描述語言一般用verilog