⑴ 怎樣用數字電路設計一個數字時鍾
數字鍾電路是一個典型的數字電路系統,其由時,分,秒計數器以及校時和顯示電路組成.下面介紹利用集成十進制遞增計數器(74160)和帶解碼器的七段顯示數碼管組成的數字鍾電路.計數器74160和七段顯示數碼管的功能及使用方法在8.4節已有敘述.
1. 利用兩片74160組成60進制遞增計數器
利用兩片74160組成的同步60進制遞增計數器如圖9.4-1所示，其中個位計數器（C1）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門輸出控制清零端（CLR』），接成六進制計數形式。個位與十位計數器之間採用同步級連方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器容許端（ENT），完成個位對十位計數器的進位控制。將個位計數器的RCO端和十位計數器的QC、QA端經與們由CO端輸出，作進位輸出控制信號。當計數器狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。選擇信號源庫中的1HZ方波信號作為計數器的測試時鍾源。
因為秒與分計數均由60進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，我們將圖9.4-1虛線框內建立部分用子電路表示。具體操作過程如下：
在EWB主界面內建立圖9.4-1所示60進制計數器，閉合模擬電源，經過功能測試，確保計數器工作正常。選中虛線框內所示部分電路（Circuit）菜單中的創建子電路（Creat Subcircuit……）項，主界面內出現子電路設置對話框，在對話框內添入電路名稱（60C）後，選擇在電路中置換（Replace in Circuit）項，得用子電路表示的60進制遞增計數器如圖9.4-3所示。
2、用兩片74160組成24/12進制遞增計數器
圖9.4-4所示電路是由兩片74160組成的能實現12和24進制轉換的同步遞增計數器。圖中個位與十位計數器均接成十進制計數形式，採用同步級連方式。選擇十位計數器的輸出端QB和個位計數器的輸出端QC通過與非門NAND2控制兩片計數器的清零端（CLR』），利用狀態24反饋清零，可實現24進制遞增計數。若選擇十位計數器的輸出端QA與個位計數器的輸出端QB經過與非門NAND1輸出，控制兩片計數器的清零端（CLR』），利用狀態12反饋清零，可實現12進制遞增計數。敲擊Q鍵，使開關K選擇與非門NAND2輸出或NAND1輸出可實現24和12進制遞增計數器的轉換。該計數器可利用作數字鍾的時計數器。
為簡化數字鍾電路，我們將圖9.4-4所示的24/12進制計數器虛線框內電路轉換為子電路，轉換方法與上述60進制計數器相同。用子電路表的24/12進制同步計數器如圖9.4-5所示。
3. 數字鍾系統的組成
利用60進制和24/12進制遞增計數器子電路構成的數字鍾系統如圖9.4-6所示。在數字鍾電路中，由兩個譽虛60進制同步遞增計數器完成秒、分計數，由24/12進制同步遞增計數器實現小時計數。
秒、分、時計數器之間採用同步級連判悔方式。開關K控制小時的24進制和12進制計數方式選擇。為簡化電路，直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，讀者可自行設計獨立的秒脈沖源，例如；可利用555多諧振盪器產生的秒脈沖，或者採用石英晶體振盪器經分頻器產生秒脈沖。還可以在小時顯示的基礎上，增加上、下午或日期顯示以及整點報時等，這里不再贅述。
敲擊S和F鍵，可控制開關S和F 將秒脈沖直接引入時、分計數器，實現校時。
對於圖9.4-6所示數字鍾電路，若要進一步 簡化電路還可以利用子電路嵌套功能將虛線框內電路轉換為更高一級的子電路，我們將子電路命名為CLOCK，用高一級子電路表示的數字鍾電路如圖9.4-7所示。
今後在設計用到數字鍾作單元電路的系統時可直接引用該電路，使系統得到簡化。
圖1、數字電子鍾結構圖
2、秒鍾、分鍾計時電路的設計
利用集成十進制遞增計數器（74160）和帶主解碼器的七段顯示數碼管組成的數字鍾電路。計數器74160的功能真值表如圖2所示。
根據計數器74160的功能表真值表，利用兩片74160組成的同步六十進制遞增計數器如圖3示，其中個位計數器（CL）接成十進制形式。十位計數器（C2）選擇QC與QB做反饋端，經與非門（NEND）輸出控制清零端（CLR），接成六進制計數形式。掘虛正個位與十位計數器之間採用同步級連復位方式，將個位計數器的進位輸出控制端（RCO）接至十位計數器的計數計數器的計數容許端（ENT），完成個位對十位計數器的進位控制QC，QA端經過與門AND1和AND2由CO端輸出，作為六十進制的進位輸出脈沖信號，
圖二、同步十進制計數器74160真值表
當計數器計數狀態為59時，CO端輸出高電平，在同步級聯方式下，容許高位計數器計數。電路創建完成後，進行模擬實驗時，利用信號源庫中的1HZ方波信號作為計數器的時鍾脈沖源。
圖3、秒鍾/分鍾計時電路
因為秒鍾與分鍾技術均由六十進制遞增計數器來完成，為在構成數字鍾系統時使電路得到簡化，圖虛線框內的電路創建為子電路表示。具體操作過程如下：在EWB主界面內建立如示的六十進制計數器，閉合模擬電源開關，經過計數器功能測試，確定計數器工作正常，選中虛線框內所示部分電路後，再選擇電路菜單中創建子電路框內添入子電路名稱（分計時）後，選擇在電路中置換選項，得到用子電路表示的六十進制遞增計數器，即秒鍾/分鍾計時子電路，如圖4
圖4、分鍾計時子電路對話框
圖5、分鍾計時電路
四、24/12進制的能實現遞增計數器
24/12進制的能實現十二四進制的同步遞增計數器。如圖四。所示。圖中個位與十位計數器均接成十進制計數形式，採用同步級聯復位方試。 選擇十位計數器的輸出端Qb和個位計數器 輸出端Qc通過與非門NAND2的控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼清零，實現二進制糹遞增計數器：若選擇十位二進制的輸出端Q a與個位計數器的輸出端Qb經與非門NAD1控制兩片計數器的清零端CLR，當計數器的輸出狀態為00100100時，立即解碼反饋為零，實現二十進制遞增計數器，若選擇十位計數器的輸出端Qb經與門NAND1控制兩片計數器的清零端CLR。當計數器的輸出端狀態為00010010時，立即解碼反饋為零，實現十二進制遞增計數，敲Q，開關Q 選擇與非門NAND2輸出和NA民NAND1輸出實現二十四進制遞增計數器的轉換。計數器用作數子鍾的計數器。
圖6、24/12二進制計時電路
為了簡化數子電子鍾的電路，需要將圖765的24/12二進制計數器的線框內電路轉換為子電路，方法與上面六二進制的分計數器一樣，用子電路表示24/12進同步計數器如圖7。
圖7、24/12計時電路
五、數字電子鍾系統的組成
利用六十進制和24/12進制遞增計數器子電路構成的數字電子鍾系統如圖8所示，在數字電子鍾電路中，由兩個六十進制同步遞增計數器分別構成秒鍾計時器和分計時器，級連夠完成秒 ，分計時、由24/12進制同步遞增計實現小時計數。秒、分、時計數器之間採用同步級連方式，開關（Q）控制小時的二十四進制和十二進制計數方式選擇，敲擊S和F鍵，可控制開關S和F將秒脈沖直接引入時，分計數器，實現時計數器和分計數器的校時。
對於圖所示數字電子鍾電路，為了進一步簡化電路，還可以利用子電路嵌套功能，將虛線框內電路轉換為更高一級的子電路，成為子電路數字電子鍾，用嵌套子電路表示的數字電子鍾電路如圖8所示
圖8、24/12進制計數電路
以上創建的各種子電路都已經存入自定義元器件庫中，在其他電子系統設計中需要時，可以直接調用這些子電路，使系統的設計更方便，更快捷。
訪真實驗時，可直接選用信號源庫中的方波秒脈沖作數字鍾的秒脈沖信號，作為一個設計內容，讀者可自行設計獨立的秒脈沖信號源，可利用555定時器組成多諧震盪器產生秒鍾脈沖信號，或者採用石英晶體震盪器經分頻器產生秒脈沖，脈沖頻率更穩定，計時誤差會更小，還可以在小時顯示的基礎上，增加上下午或日期顯示，整點報時電路以及作息時間提示電路等。